10.2. Модуль аналого-цифрового преобразователя ADC
(Руководство разработчика по микроконтроллерам семейства HCS08)Модуль ADC может тактироваться от одного из 4 возможных источников:
- сигнал BUSCLK;
- сигнал с частотой BUSCLK/2;
- альтернативный источник тактирования ALTCLC, который отличается для разных моделей в составе семейства;
- встроенный в модуль ADC асинхронный генератор ADACK.
Источник тактирования для АЦП назначается битами ADICLK регистра конфигурации ADCCFG в соответствии с Табл.10.4.
Таблица10.4. Выбор источника тактирования для модуля ADC
| ADICLK | Источник тактирования |
|---|---|
| 00 | BUSCLK |
| 01 | BUSCLK/2 |
| 10 | Альтернативный источник тактирования ALTCLK |
| 11 | Внутренний генератор ADACK |
Выбранная частота тактирования может быть поделена с помошью внутреннего делителя частоты. Коэффициенты деления (1, 2, 4 или 8) выбираются с помощью битов ADIV регистра ADCCFG.
Результирующая частота ADCK тактирует устройство управления модуля ADC, а также сам аналого-цифровой преобразователь последовательного приближения. Но стоит иметь в виду, что частота сигнала тактирования ограничена: максимальная частота тактирования составляет 8МГц, минимальная — 400кГц.
Преобразователь может работать в режиме пониженного энергопотребления, но в таком случае максимальная частота ADCK будет ограничена значением 4МГц. Этот режим устанавливается с помощью бита ADLPC регистра конфигурации ADCCFG.
Внутренний асинхронный генератор ADACK работает на частоте 3.3МГц, если бит ADLPC = 0, или на частоте 2МГц, если ADLPC = 1. Режим тактирования от встроенного генератора ADACK следует применять, если необходимо оставить модуль ADC в рабочем состоянии, когда ЦП находится в режиме останова.
Альтернативный источник тактирования ALTCLK — это внешний опорный тактовый сигнал. Для МК с модулем тактирования типа ICS вход ALTCLK внутри кристалла МК подключен к сигналу ICSERCLK, для МК с модулем тактирования типа ICG вход ALTCLK подключен к сигналу ICGERCLK, а в МК с модулем тактирования типа MCG — к сигналу MCGERCLK.
В МК серии QG опция тактирования ALTCLK не доступна. Этот режим ADC запрещен!
Стоит иметь в виду, что время преобразования зависит от источника тактирования модуля ADC и от режима его работы. В Табл.10.5 приведены значения времени преобразования сигналов в разных режимах работы модуля ADC.
Таблица10.5. Время преобразования модуля ADC
| Режим преобразования | ADLSMP | Максимальное время преобразования |
|---|---|---|
| Однократное или первое в режиме многократного преобразования, 8 бит* | 0 | 20 ADCK + 5 BUSCLK |
| Однократное или первое в режиме многократного преобразования, 10/12 бит* | 0 | 23 ADCK + 5 BUSCLK |
| Однократное или первое в режиме многократного преобразования, 8 бит* | 1 | 40 ADCK + 5 BUSCLK |
| Однократное или первое в режиме многократного преобразования, 10/12 бит* | 1 | 43 ADCK + 5 BUSCLK |
| Последующие в режиме многократного преобразования, 8 бит (fBUS ( fADCK) | 0 | 17 ADCK |
| Последующие в режиме многократного преобразования, 10/12 бит (fBUS ( fADCK) | 0 | 20 ADCK |
| Последующие в режиме многократного преобразования, 8 бит [fBUS ( (fADCK)/11] | 1 | 37 ADCK |
| Последующие в режиме многократного преобразования, 10/12 бит [fBUS ( (fADCK)/11] | 1 | 40 ADCK |
* Если АЦП тактируется от собственного внутреннего генератора (ADICLK = 1lb), то к времени первого преобразования следует добавить 5мкс!
Электронные компоненты Freescale >>>
Подробнее о компании Freescale >>>
