

## МИКРОКОНТРОЛЛЕРЫ КОМПАНИИ RENESAS

Главная задача статьи – ознакомление разработчиков с основными особенностями, структурой и составом семейства микроконтроллеров производства компании Renesas, а также с инструментарием для разработки и отладки устройств и, наконец, – с тенденциями развития семейства микросхем архитектуры SuperH.



Д. Колганов

### MICROCONTROLLERS OF RENESAS

**Abstract** – The main task of the article is the acquaintance of developers with basic features, structure, composition of family, and also tool for development and debugging of devices, and, finally, – with the progress trends of family of microcircuits of architecture of SuperH.

D. Kolganov

Компания Renesas Technology, созданная в апреле 2003 года в результате слияния нескольких подразделений корпораций Hitachi Ltd. и Mitsubishi Electric Corporation, специализируется на производстве микроконтроллеров, в том числе с флэш-памятью, микросхем SRAM-памяти, ИМС для смарт-карт, систем на кристалле (SoC) и аналого-цифровых преобразователей.

#### Обзор микроконтроллеров и микропроцессоров семейства SuperH производства компании Renesas Technology

Среди выпускаемых компанией Renesas Technology микросхем [1, 2] большой популярностью у разработчиков пользуются микроконтроллеры с наиболее динамично развивающейся и прекрасно себя зарекомендовавшей архитектурой SuperH (рис. 1). Устройства, построенные на базе архитектуры SuperH, представляют собой 32-разрядные высокопроизводительные процессоры RISC (с сокращенным набором команд).

Семейство микроконтроллеров, выполненных на основе архитектуры SuperH, содержит ряд микросхем, отличающихся конфигурациями центрального процессорного устройства (ЦПУ) и сочетанием периферийных модулей. Это позволяет упростить конструкцию разрабатываемого устройства за счет уменьшения числа внешних компонентов или даже их исключения. Результатом является снижение себестоимости изделия благодаря уменьшению затрат на его разработку и производство.

Следует также отметить, что микросхемы семейства SuperH имеют оптимальное соотношение цена/производительность/периферия, что делает их более привлекательными для применения в новых проектах по сравнению с микросхемами других производителей.

Номенклатура микроконтроллеров позволяет удовлетворить возрастающие потребности производителей электроники практически в любой области.

Благодаря преимуществам архитектуры SuperH микросхемы, построенные на ее основе, являются лучшим выбором для большинства современных встраиваемых систем в различных областях применения, например, в системах автомобиля, бытовой электроники и технике, в оборудовании для телекоммуникаций, системах контроля промышленных процессов, системах автоматизации офисной деятельности.

**SuperH**  
RISC engine

#### Основные концепции архитектуры:

- ✓ высокая производительность
- ✓ программная совместимость «снизу вверх»
- ✓ высокая плотность кода
- ✓ сниженное энергопотребление
- ✓ передовая технология

#### Основные характеристики семейств микросхем с ядром SuperH:

- ✓ большая номенклатура продуктов
- ✓ высокая интеграция с расширенными функциями периферии
- ✓ встроенная флэш-память
- ✓ оптимальная цена
- ✓ широкое непрерывно развивающееся семейство


#### Области применения:

- ✓ автомобильные системы
- ✓ потребительская электроника
- ✓ коммуникационное оборудование
- ✓ промышленные системы управления
- ✓ оснащение офиса
- ✓ ... и многое другое

**Рис. 1. Основные концепции, характеристики и области применения семейства микросхем SuperH**

### Обзор микросхем с архитектурой SuperH

На рис. 2 представлены основные семейства микросхем с архитектурой ядра SuperH и показано направление их развития. Основой этих ИМС стало ядро SH-1. Сегодня сформировались два направления развития ядра, связанные с оптимизацией использования вычислительных устройств в разных областях применения. Одно из этих направлений представлено сериями с ядром SH-2 и более мощным SH-2A. Микроконтроллеры с ядром SH-2/SH-2A оптимизированы для применения в приложениях, в которых требуется обработка больших массивов данных, а также реакция на внешние события в режиме реального времени. Основное внимание в статье уделено именно этим двум вариантам ядра, по остальным дана лишь краткая характеристика.



**Рис. 2. Оптимизированные реализации семейств микросхем с архитектурой ядра SuperH**

К другому направлению развития ядра с архитектурой SuperH относятся серии SH-3, SH-4 и их варианты с более мощным процессорным ядром SH-4A. Микропроцессоры, входящие в эти серии, в первую очередь предназначены для применения в мобильных устройствах, сетевых системах и других приложениях, требующих высокоскоростной обработки данных.

Для упрощения на рис. 2 не показаны существующие серии процессоров SH2-DSP и SH3-DSP. Эти процессоры предназначены для использования в мультимедийных устройствах и коммуникационных приложениях, требующих цифровой обработки сигналов. Следует, однако, обратить внимание на микроконтроллеры серии SH7710/2 (ядро SH3-DSP) с двумя Ethernet-каналами, так как они могут найти применение в устройствах, используемых для работы в сети Ethernet.

Одной из основных характеристик микроконтроллера или микропроцессора является его производительность. В таблице показана максимальная производительность ИМС различных серий.

### Максимальная производительность ИМС различных серий


Тип ядра	Производительность */при тактовой частоте, MIPS/МГц
SH-1	10/20
SH-2	130/100
SH-2A	360/200
SH-3	260/200
SH-4	430/240
SH-4A	720/400, 1080/600

\* Производительность измерена с использованием тестовой программы "Dhrystone".

### Совместимость и плотность кода программ.

Основными достоинствами ядра типа SH являются совместимость "снизу вверх" программного кода и большая плотность кода при заданной производительности.


Как показано на рис. 3, различные реализации архитектуры SH полностью совместимы "снизу вверх", то есть микросхемы с ядром старшего поколения включают все команды младшего. Развитие архитектуры SuperH происходит по принципу "матрешки", в которой микросхемы с ядром старшего поколения отличаются большими уровнем производительности и набором периферии, предназначенным для применения в различных устройствах, поэтому они имеют более широкий набор инструкций. Это важное преимущество позволяет снизить затраты, а также сократить срок разработки новых устройств и систем или реди-зайн существующих.



**Рис. 3. Принцип совместимости команд для различных типов ядра**

Еще одним достоинством архитектуры SuperH является повышенная на 33% плотность кода, что достигается использованием фиксированных по длине 16-разрядных инструкций (рис. 4), в отличие от традиционных 32-разрядных, принятых в RISC-архитектуре, в которой используются команды полной длины.

В дополнение, использование 16-разрядных инструкций повышает пропускную способность шины в два раза, а также увеличивает эффективность кэш-памяти почти на 40%, что, в свою очередь, снижает



**Рис. 4. Снижение объема кода при переходе с 32- на 16-разрядные инструкции**

объем необходимой внешней памяти примерно настолько же.

**Низкое энергопотребление и современные технологии.** Другой важной особенностью архитектуры SH является малое энергопотребление устройств, созданных на основе новейших технологий.

Как правило, для достижения необходимой производительности встраиваемых систем необходимо, чтобы процессор работал на высокой тактовой частоте. Однако, в некоторых устройствах, критичных к уровню потребляемой мощности, приходится идти на компромисс между производительностью и потребляемой мощностью, что необходимо для снижения рассеиваемой мощности и увеличения срока работы устройств при автономном питании.

Инженеры компании Renesas Technology при разработке микроконтроллеров и микропроцессоров ар-

хитектуры SuperH сумели достичь хорошего соотношения между производительностью и потребляемой мощностью. ИМС изготовлены на основе субмикронной КМОП-технологии, отличаются малым потреблением и могут работать при низких напряжениях питания.

Для снижения общего энергопотребления микросхемы снабжены программно-управляемыми механизмами подстройки активности системы. Примером могут служить режимы пониженного потребления "standby" и "sleep", возможность управления частотой тактового генератора, селективное отключение неиспользуемых периферийных модулей.

Компания Renesas Technology выпускает микросхемы с архитектурой SuperH, используя новейшие технологии разработки, производства и корпусирования полупроводниковых кристаллов.

Применение микросхем с архитектурой SuperH обеспечивает ряд преимуществ, связанных с использованием передовых технологий компании Renesas, например, субмикронной технологии производства пластин, усовершенствованной технологии производства флэш-памяти, объединения на одной ИМС комплекса периферийных модулей и устройств.


#### **Состав микроконтроллерных семейств SH.**

Развитие семейств ИМС происходит по трем основным направлениям (рис. 5). *Первое* – это различные варианты кристаллов с ядром SH-2, отличающиеся производительностью, объемом памяти и набором периферии. Особый интерес представляет серия микроконтроллеров SH708x с самой быстрой флэш-памятью. Микроконтроллеры могут работать на частоте 80 МГц, то есть минимальное время доступа к памяти составляет всего 12.5 нс. Еще одну серию

## **SuperH®**

### **Микроконтроллеры**

#### **Состав семейств с ядром SH-2, SH-2A**



**Рис. 5. Состав семейств микроконтроллеров с ядром SH-2/SH-2A**

представляют ИМС SH7618/SH7619 с контроллером Ethernet. В этих микросхемах применен оригинальный интерфейс 16-разрядной шины (HIF), обеспечивающий обмен данными между шиной и ОЗУ. Готовится к выпуску микроконтроллер SH7147 с быстродействующим 12-разрядным АЦП, позволяющий более простыми средствами решать задачу управления различными процессами с обратной связью в режиме реального времени.

**Второе направление** – это микросхемы серии SH-Tiny в меньших корпусах, с сокращенным набором периферии, встроенной памятью и соответственно имеющие меньшую стоимость. Эти микроконтроллеры удобны для применения в небольших системах, в которых, например, требуется управление электродвигателями в режиме реального времени, в частности, для использования в бытовой и офисной технике.

**Третье направление** – наиболее перспективное и динамично развивающееся. Ядро модификации SH-2A отличается высокой производительностью, большим набором периферии, в том числе и коммуникационной. Это дает возможность применять ИМС с этим ядром в различных промышленных системах, робототехнике и т.п. В планах развития микросхем с этим ядром в первую очередь стоит создание ИМС с двухъядерной архитектурой, расширение коммуникационных возможностей, наращивание объема памяти.

**Особенности архитектуры ядра SH-2.** Ядро SH-2 построено на основе гарвардской архитектуры с непрерывным адресным пространством 4 Гбайт и является логическим развитием ядра SH-1. ЦПУ базируется на пятиуровневом конвейере обработки команд. В составе SH-2 имеется 16 регистров длиной 32 бита каждый и аппаратный модуль умножения, операндами которого выступают 32-разрядные данные. Длина полученных в результате умножения данных составляет 64 бита. Процесс вычислений в модуле происходит за 2-4 машинных цикла. Помимо обычного умножения возможно умножение с накоплением результатов.

На рис. 6 показан типовой состав кристалла с ядром SH-2. Разные микросхемы отличаются между собой составом внутренних устройств. Основными принципами выбора набора внутренних устройств являются максимальная разгрузка ЦПУ, уменьшение числа внешних компонентов, а также гибкость применения микросхемы.

Светло-голубым цветом на рисунке обозначены таймеры и таймерные модули. Таймерные модули MTU2 и MTU2S специально разработаны для управления различными электромоторами, но они могут также работать как обычные таймеры. Модуль MTU2 включает 6 таймеров (16-разрядных), а MTU2S – 3 таймера. Модуль CMT содержит два 16-разрядных

таймера, синхронизируемых от четырех внутренних источников. Он предназначен для генерации периодических прерываний.

Светло-сиреневым цветом обозначены различные последовательные интерфейсы, такие как I<sup>2</sup>C, SCI (аналог SPI) и модуль синхронного последовательного интерфейса SSCU.

В составе кристаллов SH-2 для отладки работы устройств находятся высокопроизводительный интерфейс отладки (H-UDI) и улучшенный модуль отладки (AUD), обозначенные сине-зеленым цветом.

Для разгрузки ЦПУ в чип встроены контроллеры различного назначения. В частности, INTC – контроллер прерываний, BSC – контроллер внешней шины




Рис. 6. Типовой состав ядра SH-2

доступа к микросхемам памяти, контроллер прямого доступа к памяти (DMAC) и контроллер обмена данными (DTC).

Набор команд и режимы адресации разработаны с учетом максимального облегчения программирования на языке высокого уровня С. При работе используются 11 режимов адресации, в том числе абсолютный, относительный и косвенный режимы. Кроме того, для обеспечения непрерывности работы конвейера обработки команд в состав набора инструкций введены команды условного перехода с циклом ожидания. Пятиуровневая конвейеризация обработки команд – довольно сложный процесс и при работе конвейера возможен его останов по ряду причин. Компилятор для кристаллов с архитектурой SuperH оптимизирует программный код для минимизации числа остановов конвейера.

**SH-2A – развитие ядра SH-2.** Дальнейшее развитие ядра SH-2 направлено на повышение производительности ЦПУ, увеличение тактовой частоты, оптимизацию (сокращение) программного кода.



Рис. 7. Архитектура ядра SH-2A

ЦПУ SH-2A (рис. 7), также как и SH-2, построено на основе гарвардской архитектуры с общим адресным пространством 4 Гбайт. В нем, как и в SH-2, используется пятиуровневый конвейер обработки команд, однако за один машинный цикл загружается и обрабатывается не одна инструкция, а две. Дополнительно к набору 16-разрядных инструкций добавлены 32-разрядные. Необходимо отметить, что хотя ядро SH-2A не имеет полноценных функций цифровой обработки, наличие умножителя с накоплением результатов (MAC) значительно упрощает обработку данных, чем обеспечивается повышение производительности ИМС. Для увеличения скорости обработки данных во многие микросхемы с ядром SH-2A встроен модуль обработки чисел с плавающей точкой (FPU), что, в свою очередь, повышает производительность.

Усовершенствована и обработка прерываний. Переход к программе обработки прерывания происходит за 6 циклов ЦПУ, в то время как для SH-2 необходимо 37 циклов. Сокращение времени перехода достигнуто посредством объединения в банк 19 основных регистров и автоматического запоминания их в стеке в случае возникновения прерывания.

**VD MAIS**


Компоненты систем автоматизации производства

- Низковольтная коммутационная аппаратура
- Программируемые промышленные контроллеры и компьютеры, ПО
- Шкафы
- Корпуса
- Крейты
- Соединители
- Кабельная продукция
- Инструмент
- Термотрансферные принтеры


Дистрибьютор

**VOPLA, HARTING, KROY, LAPPCABEL, PORTWELL, RITTAL, SCHROFF, SIEMENS, TYCO ELECTRONICS, WAGO, Z-WORLD**


Украина, 01033 Киев, а/я 942, ул. Жиланская, 29  
 тел.: (044) 492-8852, 287-1389,  
 факс: (044) 287-3668  
 e-mail: info@vdmals.kiev.ua, www.vdmals.kiev.ua



а)



б)



в)

Рис. 8. Сравнительные диаграммы размера программного кода (а), времени реакции на прерывание (б) и производительности (в) для ЦПУ с ядром SH-2 или SH-2A


Наличие в ядре встроенной кэш-памяти увеличивает скорость обработки данных. Встроенная кэш-память разделена на память данных и команд, а каждая из них разделена на 4 банка. Глубина каждого банка 128 линий, а каждая линия ввода содержит 4×32 информационных бита. Режимы работы, оригинальный алгоритм и дополнительная инструкция упрощают манипуляции с кэш-памятью.

Благодаря всем перечисленным достоинствам ядра SH-2A названо супервычислительным.

На рис. 8 приведены сравнительные диаграммы характеристик ЦПУ с использованием ядер SH-2 и SH-2A.

#### ЛИТЕРАТУРА

1. Renesas Microcomputers – Renesas, General Presentation, July 2006.
2. Renesas MPU & MCU – Renesas, General Catalog, July 2006.



**RENESAS**

**ВИРОБНИК  
МІКРОКОНТРОЛЕРІВ № 1  
У СВІТІ**

## **МІКРОКОНТРОЛЕРИ ДЛЯ ПРОМИСЛОВОГО ВИКОРИСТАННЯ**

Контролери з ультрамалим енергоспоживанням для лічильників, телеметрії та медицини

Управління електродвигунами

Автоматизація будівель

PLC-модеми

16-бітові мікроконтролери з оптимальним співвідношенням ціна-продуктивність-периферія

[www.symmetron.ua](http://www.symmetron.ua)  
[kiev@symmetron.ua](mailto:kiev@symmetron.ua)

Київ, тел.: (044) 239-2065, 494-2525 • Харків, тел.: (057) 758-0391, 758-0690

**Симметрон**

УКРАЇНА ■